ゲート内部抵抗を対象としたCR分布定数回路理論解析
この記事の動機(背景など)
MOSのゲート電極はPoly Siで形成されていることが多い。Poly Siの抵抗率はCuやAlなどの金属より大きいため、MOSのゲート駆動はゲートPoly電極そのものの抵抗の影響を受ける。チップ内のAl配線の抵抗成分と合わせて、MOS内部のゲート抵抗やゲート内部抵抗などと呼ばれる。
以下の図にゲート内部抵抗のイメージを示す。MOSの断面構造と奥行を表現しているが、奥行方向にゲートはPolyで配線されており、給電点から離れれば離れるほどPolyの抵抗およびゲート酸化膜の容量によりゲート駆動信号が遅延する。MOSゲートPolyの抵抗による遅延効果を検討する場合は、Poly配線の抵抗成分とゲート酸化膜の容量によるCR分布定数回路として扱うのが適当である。
通常の分布定数回路はLとCのラダーで表現するのが基本であるが、一般化した場合はRLCGの分布定数として扱えば良く、本ブログでも過去にその定式化、一般解の導出および入力インピーダンスの理論解を示した。
この記事では、過去に導出したRLCG分布定数の理論解析結果を元にCR分布定数回路の理論解と入力インピーダンスを求める。
CR分布定数理論
MOSのゲート周りのレイアウトイメージを以下図に示す。
長さ方向にPolyの抵抗と酸化膜容量が分布しており、Polyの長さをとする。Polyの端までの抵抗を、Polyゲート酸化膜容量をとする。MOSのゲートはソースと導通しておらず別電位であり、CR分布定数回路として考えた場合は片端開放(OPEN)と考えることができる。CR分布定数回路で表した回路を以下に示す。
分布定数回路では単位長さ当たりのRLCGにて考える。単位長さ当たりの抵抗を 、単位長さ当たりの容量をは以下となる。
ここから、RLCG分布定数回路の理論式に当てはめれば良い。単位長さ当たりのインピーダンスを、アドミタンスをとする。CR分布定数の場合
,
として計算すれば良い。
過去の記事で求めた内容と重複するが、RLCG分布定数回路の理論解を示す。ゲートの長さ方向の座標を{tex; x}として微分方程式を考える。微小なに対する電圧降下および電流変化を考えると以下の方程式を立てることができる。
→
両辺を[tex x]にて微分することで、以下の微分方程式が導出できる。
これは2階の常微分方程式であり、電圧・電流の一般解はそれぞれ以下となる。
ここでは伝搬係数であり、である。
特性インピーダンスと伝搬係数が求まれば、分布定数回路の入力インピーダンスを求めることができる。CR分布定数回路の場合、
となる。片端開放時の入力インピーダンスは
なので、CR分布定数回路における結果を用いることで、
となる。ここまで、伝送線路理論のため長さの概念を入れて検討してきたが、CR分布定数の入力インピーダンスの式を見ると、もう長さの概念はなく、およびさえわかえれば入力インピーダンスを求めることができる。
ゲート内部抵抗の集中定数近似
求めたCR分布定数(つまりゲート給電点から見たMOSゲートの入力インピーダンス)をグラフに表してみる。、nFとしたときの入力インピーダンスを以下に示す。
10MHz以下の低周波(となる周波数)では、入力インピーダンスの実部、すなわち抵抗成分はほぼ一定であり、ちょうどの1/3である3.33Ωとなっている。1/3という係数が正確か、理論解析により検討する。
coth関数のTaylor展開を取ると以下となる。
入力インピーダンスはなので、が十分小さい場合にこのTaylor展開式を用いることで、低周波の近似式が得られる。
この式の意味を考察する。低周波領域の入力インピーダンスはゲート容量のいインピーダンスとを直列接続したものそのものである。すなわち集中定数で表現した場合、以下の図となる。
CR分布定数回路の入力インピーダンスは低周波において、集中定数で表したときに、の抵抗をゲート内部抵抗としてゲート容量に直列に追加したとして表現できる。
これは、Razaviがこちらの論文(http://www.seas.ucla.edu/brweb/papers/Journals/R&YNov94.pdf)で導出している1/3の係数と整合している。古くから分布的なゲート内部抵抗の表現として導出されている1/3という数字は、CR分布定数回路の入力インピーダンスを低周波近似することで導出できることが分かった。
集中定数で表現できる周波数の境界について考察する。coth関数のTaylor展開時の前提として、が十分小さい場合を仮定したが、これはが十分小さいかどうかを意味しており、容量によるインピーダンスがPoly抵抗のインピーダンスに対して十分大きくなるかどうかの周波数(目安として数倍)が集中定数近似の目安と考えられる。
両端電位固定時の内部抵抗
比較的サイズの大きなMOSの場合、ゲート内部抵抗の影響を下げるため、ゲートPolyの両端から給電する場合がある。今まで開放端を前提に検討していたが、ゲートPolyの両端より給電する両端固定の場合はどうなるのか、考察したい。
Polyの両端からゲートの電荷を給電する場合、中心部を境に左右対称の電流分布になるはずである。また中心部では対称性のためPolyに流れる電流はゼロになるはずである。これより、両端固定の場合、長さが1/2の開放端CR分布定数回路が2並列あることと等価である。この概念を以下の図に示す。
この場合、ゲート内部抵抗値は、片端給電と比較して1/4となるため、両端固定の場合は以下の入力インピーダンスとなる。
両端固定により、かなりゲート内部抵抗が低減(理論的に1/4倍)されることが分かる。比較的大きな電流を扱う高耐圧用MOSやディスクリートのパワーMOS、IGBTではゲート内部抵抗の影響を下げるため、このように両端固定としている場合が多い。
ディスクリートのパワー半導体の場合、ゲートのピッチが2021年現在μmオーダーであり、半導体チップの大きさが数mmとなるため、長さが数mm、並列数が数千の両端固定とみなすことができる。ゲートPolyの部分の抵抗値は製造元であればシート抵抗から算出でき、かつ両端固定時の内部抵抗も算出できるため、パワー半導体のチップの分布しているPoly内部抵抗は、この理論により見積もり可能である。(実際にはゲートを接続する金属配線の電圧降下の影響もあるため、あくまでもゲートPoly部分のみであるが。)
この記事では理論解から検討してきたが、SPICEなどの回路シミュレータを用いることでも検証可能である。実はこの理論解析に先立って、CR分布定数回路がどのようにふるまうのか、実はLTSPICEにて検討した。LTSPICEでの検証については、別の機会に記事にしたいと思う。